混合层次描述 以上各种层次描述方式可以任意混合使用；
一个复杂电路的完整Verilog HDL模型是由其模块构成的，每一个模块又可以由若干个子模块构成，这些模块可以分别用不同抽象级别的Verilog HDL描述，在一个模块中也可以有多种级别的描述。
注：优秀验证学员随堂笔记，已经征求到学生的同意，会持续给牛友们分享！ 大家看完记得 一键三连！多多支持
IC验证学霸笔记2—verilog中级语法之设计层次描述十一
混合层次描述 以上各种层次描述方式可以任意混合使用；
一个复杂电路的完整Verilog HDL模型是由其模块构成的，每一个模块又可以由若干个子模块构成，这些模块可以分别用不同抽象级别的Verilog HDL描述，在一个模块中也可以有多种级别的描述。
注：优秀验证学员随堂笔记，已经征求到学生的同意，会持续给牛友们分享！ 大家看完记得 一键三连！多多支持